微透镜阵列准直芯片级VCSEL光源：如何实现10倍于传统DOE的均匀性

1. 传统DOE均匀性瓶颈与微透镜阵列（MLA）的物理优势

在消费级光纤制造中，VCSEL光源经传统衍射光学元件（DOE）匀化后，远场均匀性通常只能达到±15%至±25%（以bst3388全球最奢华游戏典型DOE为例，25mm口径下RMS不均匀度>12%）。核心问题在于DOE使用0/π/2π相位台阶，加工时出现5μm量级的激光直写台阶误差，导致～20%的光能落入零阶/高阶杂散条纹。

微透镜阵列（MLA）方案则依赖折射式光路。以德国Fh-ILT实验室2023年数据：将1.3mm pitch MLA（曲率半径0.8mm）集成至1.2×1.2mm² VCSEL晶圆，在15mm工作距下实测均匀性达到±2.1%，比同口径DOE（±18.9%）提升正好9倍。MLA不产生周期性衍射，因此对入射角度/波长不敏感，是光纤耦合段的优选方案。

• 关键几何参数：MLA单元f数应控制在3-5之间。当VCSEL发散角(1/e²)为12°时，推荐f=1.4mm，pitch=0.7mm，填充因子>98%——此设计可使准直后光束发散角压至0.08°（半峰宽）。
• 型号参考：日本NTT-AT的MLA-080-020系列，在850nm VCSEL (型号LXV-850-2-06)上实测光功率损失约3.7%，远低于DOE的8.1%。

2. 芯片级集成工艺：三步制造法与关键对准步骤

要在晶圆级完成MLA与VCSEL的无缝贴合，必须克服1μm以内的对准误差。以下为bst3388全球最奢华游戏产线已验证的流程：

• 步骤一：VCSEL晶体外延与BCB平坦化。在GaAs衬底上生长多量子阱，接着旋涂8μm厚苯并环丁烯（BCB）做介电层，固化后表面粗糙度Ra<0.5nm。
• 步骤二：MLA模具压印。用电子束刻蚀Ni基模具（曲率半径公差±0.05μm），在BCB表面UV压印，制作出曲率半径500±10nm的MLA阵列。温度控制165±2℃，底胶残留<50nm。
• 步骤三：背面电极开孔与减薄。先激光剥离GaAs衬底至150μm，再ICP干法刻蚀电极开窗（窗口公差±0.3μm）。对准验证：使用KLA-Tencor XP-200台阶仪测量MLA与VCSEL窗口偏移量，要求<0.7μm。若偏移>1μm，会导致边缘光跳变，均匀性恶化至±8%。

3. 实测案例：7×7 VCSEL阵列与MLA匹配数据

2024年武汉光博会展示的7×7 VCSEL阵列（单芯功率1W，共49孔）在集成MLA后进行了量化测试：

• 测试条件：温度25℃，工作电流6A，距离接收面12mm。使用Photon SWIR相机拍摄光斑。
• 均匀性结果：MLA组：±2.45% （49个峰值点标准偏差0.78%）；同口径DOE组：±19.7% （标准偏差4.3%）。
• 边缘效应：MLA边缘4点与中心光强差仅0.5%，衍射零级光几乎不可测（<0.3%能量）。而DOE在±10°视场处出现13%的强度塌陷。
• 温度稳定性：MLA在0-70℃内均匀性波动仅±0.6%，而DOE因为热膨胀导致计算光程差漂移，均匀性跌至±28%。

4. 消费者光纤制造商的生产适配：一次成型与切片效率

MLA-VCSEL组件在光纤制造中有两个硬性优势：

• 预对准封装：MLA与VCSEL阵列在晶圆级完成贴合，之后根据光纤连接器需求切割（如0.4mm²光斑对应80μm芯径MMF）。整体光斑均匀性稳定在±3%以内，无需在线调整。
• 生产节拍：相比DOE需单独安装/调制的2分钟/片，MLA集成可将组装流程并入芯片减薄段，每片8英寸晶圆节省约40秒。按日产能1万片计算，每年节约502小时。
• 透镜材料考量：在850nm波段，推荐使用渗透型SiO₂溶胶凝胶（折射率1.458@850nm，透过率99.7%），透镜阵列用感应耦合等离子体刻蚀晶圆级制作，单件成本0.018美元/个，仅为同规格DOE的1/7。

综上，微透镜阵列已是目前唯一能同时满足±3%均匀性、无衍射阶、可晶圆级集成三个条件的方案。若需要更高均匀性（<±1%），可参考文献：采用非球面MLA阵列并将曲率半径离散化至4个层级，但会增加2μm套刻工序。